PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-136086

(43) Date of publication of application: 01.06.1993

(51)Int.CI.

H01L 21/28 H01L 21/3205

.....

(21)Application number: 04-103975

(71)Applicant: MOTOROLA INC

(22)Date of filing:

31.03.1992 (72)Invento

(72)Inventor: JONES JR ROBERT E

KAWASAKI HISAO

(30)Priority

Priority number: 91 677945


Priority date: 01.04.1991

Priority country: US

(54) SEMICONDUCTOR-MANUFACTURING PROCESS FOR PROVIDING LOCAL INTERCONNECT STRUCTURE

(57) Abstract:

PURPOSE: To obtain a new process for forming a local interconnect structure in a semiconductor device. CONSTITUTION: A process consists of a stage for providing two conductive regions 54 and 56, that are to be connected electrically to a semiconductor device, a stage for depositing a metal film, for example, titanium film on a semiconductor substrate, and a stage for forming a strap for connecting two conductive regions by patterning a metal film and a stage for forming an interconnect 66 of a conductive metal nitride, by thermally nitriding a strap after the patterning of the metal film.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

THIS PAGE BLANK (USPIO)

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

THIS PAGE BLANK (USPTO)

THIS PAGE BLANK (JOPTO)

(19)日本国特許庁 (JP) (12)公開特許公報 (A)

(11)特許出願公開番号

特開平5-136086

(43)公開日 平成5年(1993)6月1日

(51) Int. Cl. 5

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 21/28 21/3205

301 T 7738-4M

7353-4M

H01L 21/88

審査請求 未請求 請求項の数2 (全7頁)

(21)出願番号

特願平4-103975

(22)出願日

平成4年(1992)3月31日

(31) 優先権主張番号 677945

(32)優先日

1991年4月1日

(33)優先権主張国

米国(US)

(71)出願人 390009597

モトローラ・インコーポレイテツド

MOTOROLA INCORPORAT

アメリカ合衆国イリノイ州シヤンバーグ、

イースト・アルゴンクイン・ロード130

(72)発明者 ロバート・イー・ジョーンズ・ジュニア

アメリカ合衆国テキサス州オーステイン、

ブルツクウツド・サークル11909

(72)発明者 ヒサオ・カワサキ

アメリカ合衆国テキサス州オーステイン、

バーカー・リツジ・ドライブ5603


(74)代理人 弁理士 大貫 進介 (外1名)

(54)【発明の名称】ローカルインターコネクト構造を設けるための半導体製造プロセス

(57)【要約】

【目的】 半導体装置にローカルインターコネクト構造 を形成するための新規なプロセスを得る。

【構成】 半導体装置に電気的に接続されるべき2つの 導電性領域(54、56)を設ける段階と、前記半導体 基板上に金属膜(62)、例えばチタン膜を堆積させる 段階と、前記金属膜をパターニングして前記2つの導電 性領域を接続するストラップ (64) を形成する段階お よび前記金属膜のパターニングの後に前記ストラップを 熱窒化して導電性金属窒化物のインターコネクト (6 6)を形成する段階からなるプロセスを提供する。



30

1

【特許請求の範囲】

【請求項1】 半導体装置(50)にローカルインターコネクト構造を形成するためのプロセスであって、次の順番に処理することを特徴とするプロセス:前記半導体装置に電気的に接続されるべき2つの導電性領域(61)を設ける段階;前記半導体装置にチタン膜(62)を堆積させる段階;前記チタン膜をパターニングして前記2つの導電性領域を電気的に接続するストラップ(64)を形成する段階;および前記ストラップを熱窒化して導電性窒化チタンのインターコネクト(66)を形成する段階。

【請求項2】 半導体装置(50)にローカルインターコネクト構造を形成するためのプロセスであって:前記半導体装置に電気的に接続されるべき2つのシリコン領域(54、56)を設ける段階;前記2つのシリコン領域のそれぞれの上にシリサイド領域(61)を形成する段階;前記金属膜をバターニングして前記2つのシリサイド領域を接続するストラップ(64)を形成する段階;および前記金属膜のバターニングの後に前記ストラップを熱窒化して導電性窒化物インターコネクト(66)を形成する段階;からなることを特徴とする方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は一般に半導体の製造プロセスに関し、さらに詳細には半導体装置にローカルインターコネクト構造を設けるためのプロセスに関する。 【0002】

【従来の技術】ローカルインターコネクトは半導体ダイ上の2つの導電性エレメントを電気的に接続するために使われる。「ローカル」という語は2つのエレメントが互いに近接していることを意味する。言い換えれば、2つの導電性エレメントが相対的に近接しているといいうことである。典型的にはローカルインターコネクトによって接続されたエレメントは半導体基板内のドープ領域か、または基板に被着した導電構造である。ほとんどの場合、半導体基板は単結晶シリコンであり、被着導電構造はドープされているかまたはドープされていない多結晶シリコン、または金属シリサイド(Metal Silicide)から構成される。2つの導電性エレメントを接続するローカルインターコネクトは通常チタンから構成される。

【0003】図1乃至図3には半導体装置にローカルインターコネクトを設けるための従来の方法が図示されている。それぞれの図において、半導体装置10は部分横断面図として図示されている。図1に示されるように、半導体装置10はシリコンから構成される基板12を有している。ドープ領域14は従来の方法によって基板12中に形成され、N伝導型またはP伝導型を持つ。ゲート16のような導電性構造が基板12上に形成される。

ここで、ゲートは多結晶シリコンから出来ている。ゲート16は通常ゲート酸化物17によって基板12から分離されており、さらに絶縁物サイドウォールスペーサなどによってさらに基板から絶縁されている。サイドウォールスペーサ18は典型的には二酸化シリコンまたは窒化シリコンによって形成される。

【0004】ローカルインターコネクトを形成するため に、まずチタン膜20を、図1に示されるようにゲート 16およびドープ領域と接触するように、装置10の上 に堆積させる。次にチタン膜10をアンモニア (NH.) または窒素(N₁) 雰囲気中で熱反応させることで窒化チ タン (TiN) 膜22に変化させる。窒化チタン膜22は 図2に図示されるように異なった斜線を施すことによっ て図1のチタン膜20と区別されている。この熱窒化処 理の間、チタン膜はゲート16およびドープ領域14と いった近接するシリコン領域とも同様に反応してチタン シリサイド (TiSi₁) 領域 2 4 が形成される。シリサイ ドは多結晶シリコンの面抵抗を減らし、さらに接触抵抗 を改良するので、チタンシリサイド(TiSi,)領域24 は窒化反応の望ましい二次生成物である(歴史的には、 図1,図2のプロセスは当初TiSi,を形成する目的で使 用されたもので、TiSi,形成後は選択性ウェットケミカ ルエッチングを用いてTiNを全て除去していた)。図3 に図示されているように、TiN膜22をパターニングす ることでローカルインターコネクト26が設けられる。 ローカルインターコネクト26は「ストラップ」と呼ば れることもある。TiNローカルインターコネクト26は 導電性の窒化金属であり、したがってゲート16をドー プ領域14のうちの1つに電気的に接続することができ

【0005】ローカルインターコネクトを形成するため に使われている現存のプロセスは様々な製造上の問題を 抱えている。例えば前述のプロセスには、チタンシリサ イドの領域部分にダメージを与えずにTiN膜をエッチン グしてストラップを形成するのが難しいという問題点が ある。いくつかのウェットエッチングによってTiNをTiS i,から選択的に除去できるということが実証されている が、これらのエッチングでは絶縁領域の上に形成された 特定のチタン化合物をゆっくりと除去できるにすぎな い。窒化反応の間、チタンは窒素および下部のシリコン と反応するだけでなく、サイドウォールスペーサ18や フィールド酸化物領域28のような下部の絶縁体領域と も反応する。この反応によって、図3に示されるように 絶縁体領域の上にチタン化合物29が形成され、しかも この化合物はストラップをパターニングする際に容易に 除去することはできない。絶縁体領域の上に形成される チタン化合物の正確な化学式がわからないとしても、こ の化合物が導電性を持ちうるものであり、したがって半 導体装置内のエレメント間を短絡する可能性があるとい うことはわかっている。ウェットエッチングの時間を延

50

40

長することによってこのような不所望なチタン化合物を 取り除くことができるが、同時にデバイスの他の領域に 有害な影響を与えてしまう可能性がある。たとえば、Ti Si, 領域の一部をエッチングしてしまう可能性がある。 さらにウェットエッチングではTiNは等方性エッチング されるのでTiNのマスクされた、または保護された領 域、別の言葉でいえばエッチングの後に残りローカルイ ンターコネクトとして機能する領域に長時間のエッチン グによって無視できない大きさのアンダーカットが発生 してしまう。ドライエッチングを用いる目的はそのよう なアンダーカットの問題を生じさせずに異方性エッチン グを行うことにある。したがって半導体製造業界全体の 傾向として、ウェットエッチングからドライエッチング に移行しつつある。その大きな理由としてはVLSI(大規 模集積回路)およびULSI(超大規模集積回路)の製造に おいてはドライエッチングがより適しているからであ る。言い換えれば、ドライエッチングはより微細な加工 をするのに適しているということである。TiSi,からTiN を選択的に除去するのに好適な、容易に実現可能なドラ イエッチングはまだ見つかっていない。

【0006】ローカルインターコネクト構造を設けるた めの方法で他に知られたものとしては、TiSi,領域の代 わりにコパルトシリサイド(CoSi,)を用いる方法があ る。チタン膜を堆積させる前にコバルト膜を堆積させ、 下部の近接したシリコン領域と反応させてCoSi,を形成 する。コパルト膜の内で反応しなかった部分は取り除か れ、前述の方法でTiNのストラップが形成される。TiSi, の代わりにCoSi.領域を用いる利点の1つはドライエッ チング剤を使ったTiNのパターニングの際にCoSi,が良好 なエッチング停止膜となるということである。しかしCo Si,を使ってもチタン膜の窒化反応の際に絶縁体領域の 上に形成される不所望なチタン化合物の問題を解決する ことはできない。チタンと絶縁材料との不所望な反応の 問題を防ぐためにTiNを半導体装置の上にスパッタリン グして、その後ストラップを形成するようにパターニン グすることが可能である。スパッタリングは熱窒化反応 の際に使われる温度よりも非常に低い温度で実行される ので、チタンは絶縁体領域とは反応しない。しかしスパ ッタリングによって堆積されたTiN膜から形成されたス トラップは高い接触抵抗を持つことがよくあり、望まし くない。さらに、スパッタリングによって堆積されたTi Nストラップは、デバイス内において、またシリコンウ ェハ基板上の複数のデバイス間においてもその接触抵抗 の値に大きなばらつきがあることがわかっている。

[0007]

【解決すべき課題】したがって、半導体装置を製造するための改良されたプロセス、さらに詳細には、半導体装置の他の領域に損傷を与えずにローカルインターコネクトを選択的にパターニングできる半導体装置のローカルインターコネクト構造の製造方法であって、ドライエッ

チング剤を用いてローカルインターコネクトをパターニングでき、半導体装置上に不所望な化合物を生成せず、 実質的に均一で低い接触抵抗を持つローカルインターコネクト構造を形成することができる方法が必要である。 【0008】

【課題を解決するための手段】本発明は前記の課題を解決し、したがって前記従来のプロセスにおける問題点を克服する。ある実施形態においては、半導体装置に電気的に接続されるべき2つの導電性領域を設け、前記半導体装置に金属膜を堆積させ、前記金属膜をパターニングして入トラップを形成する。前記金属膜をパターニングしてストラップを形成した後、前記ストラップを熱窒化して導電性窒化金属のローカルインターコネクトを形成する。

[0009]

20

30

50

【実施例】本発明は前述のプロセスにおいて知られてい た問題点を解決した、半導体装置にローカルインターコ ネクト構造を形成するための方法を提供する。特に本発 明の方法はローカルインターコネクトをパターニングす る際のエッチングの選択性に伴う問題、およびデバイス 内の接触抵抗の増加を防ぎながら窒化反応中に起こる不 所望な反応に関する問題を解決する。本発明の方法は上 記の問題を解決するためにローカルインターコネクトを 形成する金属膜を熱窒化する前に、該金属膜をパターニ ングするという方法をとる。金属を窒化金属に変換する 前に金属膜をパターニングすることで金属は絶縁領域か ら除去されるので、金属が絶縁材料と反応して不所望な 金属化合物を形成することはない。エッチングの選択性 は金属からローカルインターコネクトを形成する金属と は異なるシリサイドの領域を形成することによって実現 される。窒化金属はスパッタ堆積プロセスではなく熱プ ロセスによって形成されるので接触抵抗は低く抑さえら れる。

【0010】図4乃至図6は、本発明に従ってローカル インターコネクト構造を形成するためのプロセスを半導 体装置(半導体デバイス)の断面図を用いて表わしたも のである。図4には、半導体装置50の関連部分を図示 してある。半導体装置50は基板52の一部分に形成さ れている。基板52は一般的には単結晶シリコンウェハ である。ドープ領域54は従来のドーピング技術、例え ばイオンインプランテーションを用いて基板52内に形 成される。ここでドーピングとは不純物原子を半導体材 料中に注入することを意味している。図4のドープ領域 54は例えばMOSトランジスタのソース・ドレイン電 極として動作する。ゲート56もまた装置50の一部分 として形成される。ゲート56は多結晶シリコンを用い て従来の方法で形成される。ゲートはゲート酸化膜58 によって基板52から絶縁され、サイドウォールスペー サ59などによってドープ領域54からも絶縁されう る。ドープ領域、ゲート、ゲート酸化物およびサイドウ

20

30

5

オールスペーサの形成は当該技術分野においては周知の 技術である。これらの構成要素を形成するための様々な 方法が、本発明に関してもまた用いられる。

【0011】図4の装置50にはシリサイド領域61が 含まれている。シリサイド領域はシリサイド化と呼ばれ る周知のプロセスによって形成される。シリサイド化に は金属膜を半導体装置上に堆積させる工程が含まれる。 金属膜のシリコンと接している部分、例えばゲート56 およびドープ領域54と接している部分が特定の温度条 件下で反応してシリサイド領域を形成する。金属膜のシ リコンと接していない部分は反応せず、そのまま金属と して残る。金属膜の未反応部分は選択性のエッチング剤 を使うことでシリサイド領域に影響を与えずにデバイス から除去することができる。図4に示されるように、金 属膜の未反応部分は取り除かれ、シリサイド領域61が デバイスの一部として残っている。多くの金属がシリサ イド化可能であり、その中にはチタン、コバルトが含ま れる。理由はあとから説明するが、シリサイド61はコ バルト膜とシリコンの反応によって形成するのが好適で ある。

【0012】シリサイド領域61を形成し、未反応の金 属を全て取り除いて、図4に示されるようにチタン膜を デバイス上に堆積させる。このチタン膜は周知の技術、 例えばリソグラフィーおよびエッチングを用いてパター ニングし、図5に示されるようにチタンのストラップ6 4を形成する。チタン膜をパターニングするときに重要 なのは半導体デバイス50の他の部分に悪影響を与えな いことである。チタン膜を半導体デバイスの他の部分か ら選択的にエッチングするのは様々なエッチング剤で実 現可能である。例えば、体積比で1:1のCl.ガスとHBr ,ガスとからなるドライエッチング剤を100mTorrの圧 力と、350ワットの電力で動作するプラズマエッチン グシステムで使用することで実現可能である。このCl₂/ HBr: エッチング剤はチタンを選択的にエッチングし、し かも下部のコバルトシリサイド (CoSi,) 領域には悪影 響はあたえない。一方で、もしシリサイド領域61がチ タンシリサイド(TiSi,)で形成されていたとすると、周 知ではあるがより複雑なエッチング技術を使用する必要 がある。これらのエッチング技術の中には、チタンスト ラップ64にしばしばアンダーカットを生じさせるウエ ットエッチングも含まれている。アンダーカットはスト ラップの機能に有害な影響を与えるので、本発明の実施 においてはCoSi,が好適である。

【0013】 チタン膜をパターニングしてチタンストラップ64を形成した後、半導体デバイス50は熱窒化処理されてチタンストラップ64は窒化チタンに変換される。図5に示されるように、窒化プロセスは半導体デバイス50をアンモニア(NH,)または窒素(N_t)雰囲気中に露曝(さらす)する処理を含む。窒素はチタンストラップ64中に拡散し、図6に示されるように窒化チタンス

トラップ66を形成する。窒化チタンストラップ66は 導電性を有し、ゲート56を導電性のシリサイド領域6 1を介してドープ領域54のうちの1つに電気的に接続 する。このストラップを形成するためにチタンを窒化す るのに適した好適熱プロセスは、NH,雰囲気中で30分 間、500℃でのアニーリングである。従来からチタン を窒化するのに、NH、雰囲気中545℃で15秒間、窒 素雰囲気中700℃で20秒間といった急速熱プロセス が使われているが、このプロセスも本発明の方法での使 用に適している。本発明の方法に利用するときには、温 度や処理時間は上とは違う条件で実施することが可能で ある。例えば、処理時間は10秒から60分まで、温度 はおおよそ450℃から700℃の間で変化させること ができる。ここでアニール温度を上昇させるとチタンス・ トラップ64とシリサイド領域61との反応がより進む ことを認識しておくことが重要である。チタンとシリサ イドとの間である程度の反応が起こるのはこれらの間に 良好な電気的接触をもたらすために望ましいものである が、ドープ領域54およびゲート56からシリコンを過 剰に消費してしまうのを防ぐために反応の大きさは十分 小さく抑さえておく必要がある。

【0014】図4乃至図6に図示されたプロセスはロー カルインターコネクト構造を作るための現存の製造プロ セスに対していくつかの利点をもっている。本発明の方 法にしたがったローカルインターコネクトのパターニン グは製造が容易なプロセスであるだけでなく、電気的な 性能も満足できる結果が得られるものである。ローカル インターコネクトを形成するのに用いられる金属を選択 的にエッチングすることが可能なので、ローカルインタ ーコネクトのパターニングは半導体デバイスの他の部分 に悪影響を与えることはない。ローカルインターコネク トをパターニングしてから窒化プロセスを行うので、不 所望な金属酸化物、金属オキシ窒化物およびシリサイド がデバイスの絶縁領域上に形成されることがない。例と して図4においては、サイドウォールスペーサ59およ びフィールド酸化物領域67からこれらの絶縁材料上に 導電性の反応生成物を残すことなしにチタン膜62を取 り除くことができる。すでに説明したように、ローカル インターコネクトをパターニングする前にチタン膜を窒 化する現存のプロセスではチタンと絶縁体領域との間に 不所望な反応が生じ、回路の短絡を起こす導電領域が形 成されてしまう。本発明の方法ではこのような問題点は ない。さらに、熱窒化プロセス中にローカルインターコ ネクトがシリサイド領域と良好な接触を形成するので、 本発明の方法によって形成されたローカルインターコネ クトの接触抵抗は十分に低くなる。

【0015】本発明の別の実施例が残りの図、図7乃至 図9に図示されている。これらの図は本発明の方法で半 導体デバイス上にローカルインターコネクト構造を形成 する様々な形態を図示したものである。これらの別実施

2.0

40

8

例のそれぞれに適した材料には前の実施例で説明したも のも含まれる。図7は半導体デバイス70を横断面図で 示したものである。半導体デバイス70では、ローカル インターコネクト72は反対の伝導型を持つ2つの領 域、N型ドープ領域73とP型ドープ領域74とを電気 的に接続するために使用される。N型ドープ領域73お よびP型ドープ領域74は基板75中不純物が加えられ た部分である。ドープ領域は酸化物領域76によって分 離されている。N型ドープ領域73を基板中に形成され たPウェル71の中に配置することでさらに電気的に分 離される。必要に応じて、接続抵抗を減らすためにN型 ドープ領域73およびP型ドープ領域74にシリサイド 領域78を形成することができる。図7に図示されたも のに類似した構造をCMOS (相補型酸化金属半導体) デバイスのNチャンネルトランジスタおよびPチャンネ ルトランジスタのソース領域とドレイン領域とを接続す るのに使うことが可能であり、それは本発明の方法で製 造可能である。 基板の2つのドープ領域を電気的に接続 するのにローカルインターコネクトを使う代わりに、図 8に示されるように2つの多結晶シリコン領域または反 対の伝導型を持つ他の半導体構成要素間をインターコネ クト82を使って接続することができる。半導体デバイ ス80は基板85を有し、N型領域83およびP型領域 84の2つが基板85上に形成されている。これらの領 域は基板85内またはその上に形成された絶縁膜86に よって基板から絶縁されている。N型領域83およびP 型領域84はフィールド酸化物の上に形成された多結晶 シリコンの線としてもよい。図示されるように、シリサ イド領域88は領域83,84中に形成してもよいし、 またサイドウォールスペーサ87も領域83,84の側 面に形成してもよい。図8に示されているローカルイン ターコネクト構造の応用用途の1つは、表面チャンネル 型のNMOS(NチャンネルMOS)およびPMOS (PチャンネルMOS) トランジスタを結合するため に、СМОS回路でゲートとして用いられる多結晶シリ コンのシリサイド化されたN+およびP+領域を接続す る用途である。TiNのローカルインターコネクトはN+ 領域とP+領域との間に良好な電気的接続を設けつつ、 良好なドープ剤の拡散バリアとして働く。もしN+領域 とP+領域とがシリサイド領域なしで直接接続されてい たとすると不所望なダイオードが形成されてしまう。も しN+領域とP+領域とを接続するのにシリサイド材料 だけを用いたとすると、シリサイドはドープ剤拡散の通 り道となり、カウンタドーピングを引き起こすことにな る。カウンタドーピングはデバイスの電気特性に重大な 不所望な影響を生じさせる。近接したN+多結晶シリコ ン領域とP+多結晶シリコン領域とを電気的に接続し、 CoSi,を使用すると半導体デバイスの製造の際に行われ る典型的な熱プロセスにおいて重大なカウンタドーピン グが発生する。TiSi,を使用した場合にもカウンタード

ーピングは発生するが、CoSi.の場合よりは発生の度合いが少ない。

【0016】本発明のさらに別の実施例としてはあるト ランジスタのドープ領域を別のトランジスタ(図示せ ず)の絶縁ゲートに電気的に接続するのにローカルイン ターコネクトを用いる方法がある。図9に図示されてい るように、ローカルインターコネクト92は絶縁ゲート 94を基板96のドープ領域95に電気的に接続する。 絶縁ゲート94はフィールド酸化物領域97上に設けら れ、このフィールド酸化物領域94によって基板96か ら分離される。ドープ領域95はドープ領域95、ドー プ領域98およびゲート99から構成されるトランジス タのソースまたはドレイン領域とできる。ローカルイン ターコネクトは例えば、交差接続されたCMOSデバイ ス、特にSRAM(スタティックラム)セルの交差結合 トランジスタにおいてソースまたはドレイン領域を異な ったトランジスタのゲートに接続するためによく使われ る。そのような応用においては、ローカルインターコネ クトは埋め込みコンタクト構造を代替するものである。 前記の実施例において説明されているように、よりよい 動作特性を得るためにシリサイド領域93をシリコンの 領域に形成してもよい。

【0017】従って、ここに本発明の方法であって前記 効果を達成した半導体装置上にローカルインターコネク ト構造を製造するプロセスが開示されたことは明らかで あろう。本明細書において本発明は特定の実施例におい て説明されているが、これは本発明の方法を実施例に限 定しようとするものではない。当該技術分野に通じたも のであれば、本発明の要旨内で変形または変更を施して 本発明の方法を実施することが可能であることは理解さ れよう。例えば、本発明にしたがって形成されるローカ ルインターコネクトは半導体装置上のあらゆる2つの導 電性部材を接続するために使用可能である。つまり、本 発明によるローカルインターコネクトの利用用途は実施 例に図示または説明されているものには限定されない。 さらに本発明は説明に用いたような基板または導電性材 料の使用に限定されるものではなく、チタンや他の金属 窒化物がローカルインターコネクトとして使われる全て の材料および全てのプロセスに関係して使用することが できる。また本発明の方法ではチタン以外の金属もロー カルインターコネクトを形成するのに使用可能である。 例えば、ジルコニウム、ハフニウム、バナジウム、ニオ プおよびタンタルの窒化物を使ったインターコネクトも 本発明の方法に従って形成できる。さらに、ここで説明 したローカルインターコネクトの形成方法ではシリサイ ド化処理を必要としない。また、図に示された半導体装 置および各構成部分の寸法は説明のために実際の比率と は違えて図示してあり、本発明の方法を限定するもので ない。したがって、このような変形および変更に係る実 施形態は本発明の特許請求の範囲に含まれるものであ

る。

【図面の簡単な説明】

【図1】図1はローカルインターコネクト構造を製造するための周知のプロセスを説明するために半導体装置の一部を横断面図で示したものである。

9

【図2】図2はローカルインターコネクト構造を製造するための周知のプロセスを説明するために半導体装置の一部を横断面図で示したものである。

【図3】図3はローカルインターコネクト構造を製造するための周知のプロセスを説明するために半導体装置の一部を横断面図で示したものである。

【図4】図4は本発明にしたがって半導体装置にローカルインターコネクト構造を製造するプロセスを横断面図で示したものである。

【図5】図5はローカルインターコネクト構造を製造するための周知のプロセスを説明するために半導体装置の一部を横断面図で示したものである。

【図6】図6はローカルインターコネクト構造を製造するための周知のプロセスを説明するために半導体装置の一部を横断面図で示したものである。

【図7】図7は本発明の実施例であって反対の伝導型を有する2つの領域を電気的に接続するためにローカルインターコネクトが使われる半導体装置の一部を横断面図で示したものである。


【図8】図8は本発明の実施例であって反対の伝導型を有する2つの領域を電気的に接続するためにローカルインターコネクトが使われる半導体装置の一部を横断面図で示したものである。

【図9】図9は本発明の実施例であって絶縁ゲートを基 10 板のドープ領域に電気的に接続するためにローカルイン ターコネクトが使われる半導体装置の一部を横断面図で 示したものである。


【符号の説明】

- 50 半導体装置
- 5.4 シリコン領域
- 5.6 シリコン領域
- 61 導電性領域、シリサイド領域
- 62 金属膜、チタン膜
- 64 ストラップ
- 20 66 窒化物インターコネクト


【図1】




【図3】




【図2】




【図4】



【図9】





THIS PAGE BLANK (USPTO)